用双四选一数据选择器74LS153和非门构成一位全加器

对的，卡诺图全部能圈一起，结果是1

三变量函数卡诺图中哪两个最小项是既是位置相邻也是逻辑相邻的。 A.m1和m2B.m1和m3C.m1和m4D.m1和m5正确答案：m1和m3；m1和m5

卡诺图 ABC 00 01 11 10 0 0 0 1 0 1 0 0 1 1 因此应该选3个——B

Y(A,B,C)=Σ(m0+m1+m2+m5+m6+m7)的最简与或式为 在三个变量的卡诺图中分别为标识以上各最小项 对卡诺图中填“1”小方格画相邻区域圈. 画圈应遵循以下原则： 取大不取小,圈越大,消去的变量越多,与项越简单,能画入大圈就不画入小圈； 圈数越少,化简后的与项就越少； 一个最小项可以重复使用,即只要需要,一个方格可以同时被多圈所圈； 一个圈中的小方格至少有一个小方格不为其它圈所圈； 画圈必须覆盖完每一个填“1”方格为止. F2(A,B,C）=∑(m0,m2)+ ∑(m1,m5)+ ∑(m6,m7) =A)C)+B)C+AB A)表示“A反”

　卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。　　卡诺图的构造特点使卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。　　用卡诺图化简逻辑函数的基本原理就是把上述逻辑依据和图形特征结合起来，通过把卡诺图上表征相邻最小项的相邻小方格“圈”在一起进行合并，达到用一个简单“与”项代替若干最小项的目的。 　　在数字电路中经常使用。

首先简单的2个变量的卡诺图将所有相邻为1的项圈起来我们先看横的圈，我们会发现，无论A为0或者1，结果均为1，故结果与A无关，而且B为0时，结果为1，故第一个圈我们得出为B"我们先看竖的圈，我们会发现，无论B为0或者1，结果均为1，故结果与B无关，而且A为0时，结果为1，故第一个圈我们得出为A"综合两个圈我们得出Y=A"+B"现在看四个变量的，如图,将所有相邻的1圈起来,画圈时只能是1个,2个,4个,8个等相邻的1画成一个圈，即2的N次方个相邻的1画在一起，不能3个，5个，6个，7个1画成一个圈。注意变量状态是00，01，11，10。第一个圈，如图，单独一个1，为A"B"C"D"。8/12第二个圈，无论B为0或1，结果均为1，说明与B无关，结果为AC"D",第三个圈，无论C为0或1，结果均为1，说明与C无关,故为A"BD，第四个圈，无论D为0或1。

三个变量做多数表决，就是必须其中两个为 1，再运用以前学过的排列组合知识，而得到F = AB+BC+AC；

1x2卡诺图为3变量，3变量为直Q1，横为Q0和A，如图，填入对应时态後就可以得出输出方程，2个JK触发器的激励方程卡诺图都一样。

为什么是三个变量的图不是四个变量的图，怎么看是几个变量的卡诺图

卡诺图中把变量消掉就可以了。任何8个标1的相邻最小项可以合并为一项，并消去三个变量，消去互为反变量的因子，保留公因子。

你会画卡诺图吗？画出的卡诺图中没有卡诺圈就是最简了。。如果不知道卡诺图怎么画就百度一下吧。

不合理。在卡诺图理论中，卡诺图的维度是由逻辑变量(输入)的个数决定的，每个输入变量的状态（0或1）都可以表示为卡诺图中的一个格子；一个卡诺图中的相邻格子每个时候只能有一个变量的状态不同，这样形成众多不同的格子，通过分组可以达到化简的效果。

是用四个双输入的与非门哦，亲，不可能成，涮人吧。 只能象。。。。hantao00333。。。。一样 。。。。。。。亲

4变量。手绘卡诺图到4变量。教科书上给出来的卡诺图，最多是4变量。卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图，就是将此函数的最小项表达式中的，各最小项相应地填入一个方格图内。

F=A"C+AC"D"+AB"D"另：10除了与8结合，还可以与2结合，AB"D"一项改为B"CD",即F=A"C+AC"D"+B"CD"

1）8421码才4位，就是4个变量，怎么会有6个来啊；2）对于卡诺图，有多少个变量，就都要列完出来的，百度下 卡诺图 参考别人怎么做嘛；

逻辑电路表达式y=ab+bc+ac =ab+c(a+b)=bc+a(b+c)=ac+b(a+c)三个变量中第1第2个都为1时，输出为1，与第3个变量没有关系；三个变量中第1第2个都为0时，输出为0，与第3个变量也没有关系；三个变量中第1第2个中一个为1一个为0时，输出由第3个变量来确定并与第3个变量相等。

卡诺图中变量的取值按格雷码排列。根据查询相关公开信息显示，在卡诺图中，每个格子代表一个逻辑状态，格子的位置和状态由变量的取值决定，变量的取值按照格雷码排列，可以使得相邻的格子之间只有一位变量不同，方便进行逻辑函数的化简，卡诺图是一种用于逻辑函数化简的图形化方法。

设灯L亮为1，灭为0；开关A、B、C拨向上为1，拨向下为0，真值表如下：（1）不必关心Y与A、B、C初始的状态对应关系，只需关心A、B、C的变化对Y的影响；（2）我们对A、B、C变化的要求是：A、B、C中，1个发生变化，另外2个不变；这种变化在逻辑代数中叫做“相邻状态”的变化。其实，“卡诺图”就是依据这个要求设计的：在卡诺图中，任意两个相邻（上下或左右）的单元格，它们所对应的逻辑变量的状态，必然是“相邻的”——即：有且只有1个变量的状态不同。扩展资料在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的，在设计时常要求用最少的逻辑门或导线实现。在asic设计和pld设计中需要处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。与逻辑表示只有在决定事物结果的全部条件具备时，结zhi果才发生。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。

相邻的2个最小项之间总有三个字母相同，另一个字母刚好一对类似A A‘的

卡诺图中，约束条件就是无关项，就是它的值不管是0还是1都不影响输出的值，所以它既可以是0也可以是1，一般以x表示。数电的无关项是任意项和约束项的统称，是指在变量的某些取值下，函数的值是任意的，或者这些取值根本不会出现，这些变量取值所对应的最小项。在表达式中“无关项”用“d”表示，在真值表或卡诺图中用“×”号或“Φ”表示。在卡诺图运算中可以在其位置填入1或0，不影响运算结果。概述卡诺图是逻辑函数的一种图形表示。卡诺图是一种平面方格图，每个小方格代表逻辑函数的一个最小项，故又称为最小项方格图。方格图中相邻两个方格的两组变量取值相比，只有一个变量的取值发生变化，按照这一原则得出的方格图（全部方格构成正方形或长方形）就称为卡诺方格图，简称卡诺图。

卡诺图是逻辑函数的一种图形表示。卡诺图是一种平面方格图，每个小方格代表逻辑函数的一个最小项，故又称为最小项方格图。使用卡诺图最多只能化简6变量逻辑函数。结构特点卡诺图中最小项的排列方案不是唯一的，变量的坐标值0表示相应变量的反变量，1表示相应变量的原变量。各小方格依变量顺序取坐标值，所得二进制数对应的十进制数即相应最小项的下标i。在五变量卡诺图中，为了方便省略了符号“m”，直接标出m的下标i 。归纳起来，卡诺图在构造上具有以下两个特点：☆ n个变量的卡诺图由2^n个小方格组成，每个小方格代表一个最小项；☆ 卡诺图上处在相邻、相对、相重位置的小方格所代表的最小项为相邻最小项。可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。

如果是卡诺循环：】1，等温膨胀（p随着v变大而变小的一条斜线，位子高的那条）2，绝热膨胀3，等温压缩4，绝热压缩卡诺循环是一个理想热机的循环，是不可做到的，但它可以帮助我们分析并设计高效率热机

3.7 逻辑函数的卡诺图化简法 3.7.1 化简的依据 卡诺图具有循环邻接的特性，若图中两个相邻的方格均为1，则用两个相邻最小项的和表示可以消去一个变量，如图3.6.6所示4变量卡诺图中的方格5和方格7，它们的逻辑加是 消取了变量C，即消去了相邻方格中不相同的那个因子。若卡诺图中4个相邻的方格为1，则这4个相邻的最小项的和将消去两个变量，如4变量卡诺图中方格2、3、7、6，它们的逻辑加是 消去了变量B和D,即消去相邻4个方格中不相同的那两个因子，这样反复应用A＋＝1的关系，就可使逻辑表达式得到简化。这就是利用卡诺图法化简逻辑函数的基本原理。 3.7.2 用卡诺图化简逻辑函数的步骤 1.将逻辑函数写成最小项表达式。 2.按最小项表达式填卡诺图，凡式中包含了的最小项，其对应方格填1，其余方格填0。 3.合并最小项，即将相邻的1方格圈成一组（包围圈，每一组含2n个方格），对应每个包围圈写成一个乘积项。 4.将所有包围圈所对应的乘积项相加。 有时也可以由真值表直接填卡诺图，1、2两步可以合成一步。 3.7.3 画包围圈时应遵循的原则 卡诺图化简的动画演示 卡诺图化简的视频演示 1.包围圈内的方格数必定是2n个，n等于0、1、2、3、… 2.相邻方格包括上下底相邻，左右边相邻和四角相邻。 3.同一方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的1方格，否则该包围圈为多余。 4.包围圈内的1方格数要尽可能多，即包围圈应尽可能大。 化简后，一个包围圈对应一个与项（乘积项），包围圈越大，所得乘积项中的变量越少。实际上，如果做到了使每个包围圈尽可能大，包围圈个数也就会尽可能少，这样得到的函数表达式中乘积项的个数最少，就可以获得最简的逻辑函数表达式。 例3.7.1 一个逻辑电路的输入是4个逻辑变量A、B、C、D，它的真值表如表3.7.1所示，用卡诺图法求化简的与－或表达式及其与非-与非表达式。表3.7.1 例3.7.1的真值表解：1.由真值表画出卡诺图，如图3.7.1所示。图3.7.1 例3.7.1的卡诺图2.画包围圈合并最小项，得化简的与－或表达式。3.求与非－与非表达式。二次求非然后利用摩根定律得利用卡诺图表示逻辑函数式时，如果卡诺图中各小方格被1占去了大部分，虽然可用包围1的方法进行化简，但由于要重复利用1项，往往显得零乱而易出错。这时可以采用包围0方格的方法进行化简，求出反函数，再对求非，其结果相同，这种方法更简单。 例3.7.2 化简下列逻辑函数。 解：1.由L画出卡诺图，如图3.7.2(a)所示。 图3.7.2 例3.7.2的卡诺图 2.用包围1的方法化简，如图3.7.2(b)所示，得。 3.用包围0的方法化简，如图3.7.2(c)所示，得，对求非，可得。 3.7.4 任意项的处理 实际中经常会遇到这样的问题，在真值表内对于变量的某些取值组合，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项。 既然任意项的值可以是任意的，或着我们根本不关心，所以在化简逻辑函数时，它的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。 例3.7.3 设计一个逻辑电路，能够判断1位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为1，当十进制数为偶数时，电路输出为0。 解：第一步，列写真值表。用8421BCD码表示十进制数，4位码即为输入变量，当对应的十进制数为奇数时，函数值为1，反之为0，得到表3.5.4所示的真值表。表3.7.2 例3.7.3的真值表 因为8421BCD码只有10个，所以表3.7.2中4位的进制码的后6种组合不可能输入，它们都是无关项，它们对应的函数值可以任意假设，为0为1都可以，通常以×表示。 第二步，将真值表的内容填入4变量卡诺图，如图3.7.3所示。图3.7.3 例3.7.3的卡诺图 第三步，画包围圈，此时应利用无关项，显然，将m13、m15、m11对应的方格视为1，可以得到最大包围圈，由此可写出L＝D。若不利用无关项，，结果复杂的多。本章小结 1.数字电路的研究方法是把输出变量所有可能的状态组合一一列出，并将对应的输出变量的状态填入，形成真值表。 2.逻辑代数是分析和设计逻辑电路的工具。一个逻辑问题可用逻辑函数来描述。逻辑函数可用真值表、逻辑表达式、卡诺图和逻辑图表达，这4种表达方式各具特点，可根据需要选用。　

4x4卡诺图表示有4变量ABCD，Q0n~Q3n就如ABCD。

F(ABCD)=∑m(0,2,3,4,6,11,12)+ ∑d(8,9,10,13,14,15)=[∑m(11,12)+∑d(8,9,10,13,14,15)]+[∑m(2,3,11)+∑d(,10)]+[∑m(0,2,4,6,11,12)+∑d(8,9,10,14)]=A+B"C+D"选择C

循环码。根据查询知到题库得知，卡诺图变量的取值顺序是采用循环码形式。卡诺图是逻辑函数的一种图形表示，由莫里斯·卡诺发明。

卡诺图中两个列变量的顺序为（）、（）、（）、（）。（） A.00、01、10、11B.00、01、11、10C.00、11、10、01D.00、10、01、11正确答案：B

你把卡诺图标记成如下图： 看圈的结果：一格的，绿色所示左和上的字母连起来A"BC"D" 2格的，红色所示，看格子代表的字母，和分格线代表的字母。分别是ABC" 、 BCD 4格的，橙色所示，2x2格子的对应两根分格线例A"C 1X4格子的对应1向字母AB" 8格的卡诺图,表达式你把卡诺图标记成如下图： 看圈的结果：一格的，绿色所示左和上的字母连起来A"BC"D" 2格的，红色所示，看格子代表的字母，和分格线代表的字母。分别是ABC" 、 BCD 4格的，橙色所示，2x2格子的对应两根分格线例A"C 1X4格子的对应1向字母AB" 8格的

L=A"+D

如下图，2个绿色的圈二选其一，两个答案都对y=ac"+bd+b"d"+a"bc(最后一项或者+a"cd")

BC中的B飞，AC中的A飞

我不知道啊！可以问问别人

卡诺图中m表示最小项，d表示无关项。

三人表决器实验我们实验采取3种输入方式:原理图方式,VHDL方式,VerilogHDL.你可以只看一种.下面我分别一一介绍三人表决器的功能描述三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。表决结果用LED（高电平亮）显示，如果决议通过那么实验板上L2（黄灯）亮；如果不通过那么实验板上L1（红灯）亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮。1.1 采用原理图设计三人表决器我们根据三人表决器的直值表，可以通过卡诺图化简可以得到：L2=SW1SW2+SW1SW3+SW2SW3L1=_L2那么我们可以在MAX+plusII中用原理图实现上面的三人表决器下面仅把和VHDL不同的详细写下，相同或基本相同的就一带而过：（1）打开MAX+plusII（2）新建一个图形文件：File菜单>new新建文件时选择Graphic Editor file点OK（3）输入设计文件我们现在在图形文件中输入电路，我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端，你可以Symbol ->Enter Symbol（或者双击空白处）弹出窗口：在Symbol Name中输入and2，点OK同样可以加入or3、input、output、not对input、output，鼠标左键双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如SW1把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以进行连线。最后的电路图如下图（4）保存文件：保存为majority_voter.gdf,Automatic Extension选.gdf把文件设为当前工程：FILE->PROJECT->SET PROJECT TO CURRENT FILEMAX+PLUS II的标题条将显示新的项目名字至此，程序输入就已经完成了（5）检查编译指定下载的芯片型号指定芯片的管脚（参见10分钟学会PLD设计2 －设计的编译）此时的图形为：下图为SW1放大的图，其中majority_voter@41中前部分为设计的文件名，后面41为EPM7128SLC84-15的41脚，也就是说电路图中SW1被指定到EPM7128SLC84-15的41脚（而实验板上41脚被连接到指拨开关SW1上了，这样电路图上SW1就和实验板上的硬件SW1实现了连接）。1.2 采用VHDL设计三人表决器打开MAX+plusII,在开始菜单内选择MAX+PLUS II 项，开始运行MAX+PLUS II（如下图）你最好把图标放到桌面上，以后直接双击MAX+PLUS II图标就可以运行软件了在MAX+PLUSII上点右键，选择发送到->桌面快捷方式（如下图），那么你桌面上就看到MAX+PLUS II了。3.2 新建VHDL文档（图形和verilog-HDL设计的过程见后面的部分）FILE->NEW或者点下图的新建图标：连后选择Text Editor File文件，点OK如下图3.3输入设计文件在文本窗口中输入以下VHDL源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;--*********************************************ENTITY majority_voter ISPORT(SW : IN std_logic_vector(3 DOWNTO 1);L : OUT std_logic_vector(2 DOWNTO 1));--L2 is a yellow LED AND L1 is a RED LEDEND majority_voter;--*********************************************ARCHITECTURE concurrent OF majority_voter ISBEGINWITH SW SELECTL <= "10" WHEN "011","10" WHEN "101", "10" WHEN "110", "10" WHEN "111", "01" WHEN OTHERS;END concurrent;--*********************************************如下图3.4保存文件FILE->SAVE，或点工具栏上的存盘符号存盘符号把文件保存为majority_voter.vhd（路径中不要有中文字符，Automatic Extension选.vhd）

归纳起来，n个变量卡诺图中最小项的合并规律如下： （1）卡诺圈中小方格的个数必须为2m个，m为小于或等于n的整数。 （2）卡诺圈中的2m个小方格有一定的排列规律，具体地说，它们含有m个不同变量，(n-m)个相同变量。 （3）卡诺圈中的2m个小方格对应的最小项可用(n-m)个变量的“与”项表示，该“与”项由这些最小项中的相同变量构成。 （4）当m=n时，卡诺圈包围了整个卡诺图，可用1表示，即n个变量的全部最小项之和为1

数字电路功能表怎么画？可以先画出真值表，再通过真值表得出功能表。

这已经是用卡诺图化简的最简与或表达式了（最简最小项之和）,已经没有冗余项，同时也无冒险。

Z=AB+AC+BC已经是用卡诺图化简的最简与或表达式了（最简最小项之和），已经没有冗余项,同时也无冒险。卡诺图是逻辑函数的一种图形表示，一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。扩展资料卡诺图中最小项的排列方案不是唯一的，变量的坐标值0表示相应变量的反变量，1表示相应变量的原变量，变量的取值变化规律按“循环码”变化。各小方格依变量顺序取坐标值，所得二进制数对应的十进制数即相应最小项的下标i。在五变量卡诺图中，为了方便省略了符号“m”，直接标出m的下标i 。归纳起来，卡诺图在构造上具有以下两个特点：1、n个变量的卡诺图由2^n个小方格组成，每个小方格代表一个最小项；2、卡诺图上处在相邻、相对、相重位置的小方格所代表的最小项为相邻最小项。

通过表达式判断：若某一变量和它的反变量（如A和A"）同存在于逻辑函数表达式中，进入下一步；否则不存在竞争冒险。若表达式中其他变量某些取值组合，使得表达式的结果为A•A"或A+A"，则存在竞争并可能导致冒险。A•A"和A+A"导致的冒险分别称为“1冒险”和“0冒险”。通过卡诺图判断：逻辑函数的卡诺图中，若某2个卡诺圈存在相切，且相切处两边相邻的格子没有被其他卡诺圈所包围，则存在竞争并可能导致冒险。

根据全加器真值表，可写出和S，高位进位CO的逻辑函数。A1A0作为两个输入变量，即加数和被加数A、B，D0～D3为第三个输入变量，即低位进位CI，1Y为全加器的和S，2Y全加器的高位进位CO，则可令数据选择器的输入为：A1=A,A0=B,1DO=1D3=CI，1D1=1D2=CI反，2D0=0,2D3=1,2D1=2D2=CI，1Q=S1,2Q=CO;可以根据管脚所对应的连接电路

不好意思！ 不会解决! 抱歉了

卡诺图中凡是相邻的最小项都可以合并，卡诺图化简时相邻的几个格可以粘在一起，两个相邻最小项合并为一项，消去一个互补变量。

m和d一样由相同4个变量A,B,C,D组成，而m和d内容一样，所以Y可以简化为Y=∑m(0,2,4,5,7,8)或Y=∑d(0,2,4,5,7,8)。

6个之后的相邻性就不好搞了一般6个以及更多变量，化简用Q-M法，及列表法

只需在卡诺图上找出和表达式中最小项对应的小方格填上

无关项是与或的式子，可以由此化简，带入得出。

在内存中,自己定义是相邻的.比如链表.在实际的物理地址中,内存不是相邻的.

可以的。在卡诺图化简的时候，可以画上无关项以帮助找到相邻项。卡诺图是逻辑函数的一种图形表示，由莫里斯卡诺发明。卡诺图是一种平面方格图，每个小方格代表逻辑函数的一个最小项，故又称为最小项方格图。方格图中相邻两个方格的两组变量取值相比，只有一个变量的取值发生变化，按照这一原则得出的方格图就称为卡诺方格图，简称卡诺图。

任何变量数都一样，2个格圈消1变量，4个格圈消2变量 ...........。