6变量 卡诺图化简

16个。根据卡诺图知识得知，四变量卡诺图共有16个小格，每个最小项占一个方格。四分变量是指当两个变量都是正态连续变量，且两者呈直线关系。

因为要实现圈出来的内有1的矩形最大，四个顶点上均有1的话刚好组成2*2的方形，但因为在顶点上，画出来就像分别圈1，实际上是4个1一起被圈

AB+BC=AB(C+C")(D+D")+(A+A")BC(D+D")乘出来共8项，但有ABCD,ABCD"两项是重复的填1的方格有（ 6 ）个

m10对应的最小项是A非BC非D

对角相邻的两个可以组成异或 同或

AB+A=A(1+B)=A，在四变量卡诺图中有（8）小格是1。

先研究四变量卡诺图的最小项排列与4位格雷码的排列顺序的对应关系。四变量卡诺图见图L2-5(a)所示。4位格雷码的排列顺序见表L2-5。表L2-5中还将每一个格雷码按4位二进制数的取值写出对应的最小项编号。表12-5编号 格雷码 m0m1m3m2 0000 0000 0011 0110 m6m7m5m4 0000 1111 1100 0110 m12m13m15m14 1111 1111 0011 0110 m10m11m9m8 1111 0000 1100 0110 格雷码的排列顺序相邻的特点与卡诺图方格的逻辑相邻性的特点是相同的，即它们都是只有一位(或一个变量)变化(或不相同)，否则它们就不相邻。将格雷码(表L2-5)的编号按从上至下的顺序填入四变量卡诺图(图L2-5(b))中，就可得到格雷码在卡诺图中排列顺序的路径，如图L2-5(b)中的箭头所示。根据这个思路在三变量和五变量卡诺图上就可画出3位和5位格雷码的排列顺序，如图L2-5(c)和图L2-5(d)所示，这样按图中箭头方向一一按顺序排出最小项编号列成一表格，即可得到相应格雷码的顺序编码来

很高兴为您解答！图二无论是上下折叠还是左右折叠都不会重合

卡诺图的圈里必须是包含2个，4个，8个数字等，所以只要第一行圈四个，第三行圈四个，第二行你说的两种圈法都可以，只要每一个圈都包含新的1就行。

=B"D"

11．在含有四变量的卡诺图中，有 8 个最小项可以合并在一起，则此项包括（D）个变量。 A、4 B、3 C、2 D、1 12．为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，能够实现这个 功能的电路叫（C） 。 A、译码器 B、数据选择器 C、编码器 D、数据分配器

答案是8，将AB或上C和D后补充成为最小项形式即可得到

不是很明确题目意思，m5对应的三位编码是101

先研究四变量卡诺图的最小项排列与4位格雷码的排列顺序的对应关系。四变量卡诺图见图L2-5(a)所示。4位格雷码的排列顺序见表L2-5。表L2-5中还将每一个格雷码按4位二进制数的取值写出对应的最小项编号。表12-5编号 格雷码 m0m1m3m2 0000 0000 0011 0110 m6m7m5m4 0000 1111 1100 0110 m12m13m15m14 1111 1111 0011 0110 m10m11m9m8 1111 0000 1100 0110 格雷码的排列顺序相邻的特点与卡诺图方格的逻辑相邻性的特点是相同的，即它们都是只有一位(或一个变量)变化(或不相同)，否则它们就不相邻。将格雷码(表L2-5)的编号按从上至下的顺序填入四变量卡诺图(图L2-5(b))中，就可得到格雷码在卡诺图中排列顺序的路径，如图L2-5(b)中的箭头所示。根据这个思路在三变量和五变量卡诺图上就可画出3位和5位格雷码的排列顺序，如图L2-5(c)和图L2-5(d)所示，这样按图中箭头方向一一按顺序排出最小项编号列成一表格，即可得到相应格雷码的顺序编码来

在卡诺图化简法中，圈出四个1，化简可以消去2个变量。卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。卡诺图的构造特点使卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。卡诺图化简法的基本原理：卡诺图用方格阵列的形式列出所有的变量组合和每个组合值所对应的输出。卡诺图的格数与输入变量可能的组合数相等，也就是最小项总数2n（n为变量数），每一个方格表示一个最小项。变量取值不按二进制数的顺序排列，而是按循环码排列，使相邻两个方格只有一个变量不同（一个变量变化），而其余变量是相同的。卡诺图的特点：在几何位置上相邻的最小项小方格在逻辑上也必定是相邻的，即相邻两项中有一个变量是互补的。画卡诺圈所遵循的规则：1、必须包含所有的最小项；2、按照“从小到大”顺序，先圈孤立的“1”．再圈只能两个组合的，再圈四个组合的……3、圈的圈数要尽可能少（乘积项总数要少）；4、圈要尽可能大（乘积项中含的因子最少）。无论是否与其他圈相重，也要尽可能画大，相重是指在同一块区域可以重复圈多次，但每个圈至少要包含一个尚未被圈过的“1”。

F=AB"+A"D+BC"+CD"

ABCD 四个变量，构成的卡诺图，共有 16 个小格子，如下左图所示。如果把 D“降掉”，剩下三个变量，就会形成八个大格，如彩图所示。先看 000 处的两个粉色小格，格中是 1 0，与上面 D 的值相反，所以就取 D非。往下看，两个红色小格，其值是 0 1，与 D 值相同，所以就取 D。再往下，是两个绿色的小格，其值，就是 0，与 D 无关。最下面，是两个蓝色的小格，其值，为 1，也与 D 无关。另外的格子，可自行分析。

用powerpoint就行啊“插入”-“表格”，输入行数和列数然后在表格中输入数字然后“视图”-“工具栏”-“绘图”在绘图工具中有画椭圆或者矩形的，就可以进行圈画

这题没有错。初动能为 48 eV，是可能的。

我要泪奔了，学了这么多年数学数一数二的竟对卡诺图闻所未闻。。。。

逻辑函数的基本概念 ◆ 数字电路的特点及描述工具 数字电路是一种开关电路； 输入、输出量是高、低电平，可以用二元常量（0，l）来表示。 输入量和输出量之间的关系是一种逻辑上的因果关系。 仿效普通函数的概念，数字电路可以用逻辑函数的的数学工具来描述。 ◆ 逻辑函数的定义 F＝f(Al，A2，…，An) 其中：Al，A2，...，An为输入逻辑变量，取值是0或l； F为输出逻辑变量，取值是0或l； F称为Al，A2，...，An的输出逻辑函数。 逻辑函数的几种表示方法 ◆ 布尔代数法 按一定逻辑规律进行运算的代数。与普通代数不同，布尔代数中的变量是二元值的逻辑变量。 ◆ 真值表法 采用一种表格来表示逻辑函数的运算关系，其中输入部分列出输入逻辑变量的所有可能组合，输出部分给出相应的输出逻辑变量值。 ◆ 逻辑图法 采用规定的图形符号，来构成逻辑函数运算关系的网络图形。 ◆ 卡诺图法 卡诺图是一种几何图形，可以用来表示和简化逻辑函数表达式。 ◆ 波形图法 一种表示输入输出变量动态变化的图形，反映了函数值随时间变化的规律。 ◆ 点阵图法 是早期可编程逻辑器件中直观描述逻辑函数的一种方法。 ◆ 硬件设计语言法法 是采用计算机高级语言来描述逻辑函数并进行逻辑设计的一种方法，它应用于可编程逻辑器件中。目前采用最广泛的硬件设计语言有ABLE-HDL、 VHDL等。 基本逻辑运算 ◆ 与运算(逻辑乘) 以三变量为例，布尔表达式为 F=ABC 此式说明：当逻辑变量A、B、C同时为1时，逻辑函数输出F才为1。其他情况下，F均为0。 工程应用中与运算用与门电路来实现。逻辑图符和真值表如下所示：三元变量与运算真值表 输入 输出 A B C F 0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1 推广到n个逻辑变量情况，与运算的布尔代数表达式为： F=A1A2A3┄An 思考题：F=ABCD,你能写出逻辑真值表吗？ ◆ 或运算(逻辑加) 以三变量为例，布尔代数表达式为： F=A+B+C 此式说明，当逻辑变量A、B、C中任何一个为1时，逻辑函数F输出等于1。 工程应用中，或运算用逻辑或门电路来实现。逻辑图符和真值表如下所示： 三元变量或运算真值表 输入 输出 A B C F 0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1 推广到n个逻辑变量情况，或运算的布尔代数表达式为： F=A1+A2+A3+┄+An 思考题：F=A+B+C+D,你能写出逻辑真值表吗？ ◆ 非运算（逻辑非） 布尔代数表达式为： __ F= A 此式说明：输出变量是输入变量的相反状态。 工程应用中，非运算用非门电路（反相器）来实现。其逻辑图符如下所示，输出端的小圆圈表示“非”。非门的真值表只有两种组合。◆ 与非运算 与非运算是先与运算后非运算的组合。以二变量为例，布尔代数表达式为： __ F= AB 工程应用中，与非运算用逻辑与非门电路来实现。逻辑图符和真值表如下所示：与非运算真值表 输入 输出 A B F 0 0 10 1 11 0 11 1 0 从真值表可以看出，只有输入A、B同时为1时，输出F才为0。对与非门来讲，这种组合是有效工作状态。 ◆ 或非运算 或非运算是先或运算后非运算的组合。以二变量A、B为例，布尔代数表达式为： ___ F= A+B 工程应用中，或非运算用逻辑或非门电路来实现。逻辑图符和真值表如下所示：或非运算真值表◆ 与或非运算 与或非运算是“先与后或再非”三种运算的组合。以四变量为例，布尔表达式为： ______ F＝ AB十CD 表达式说明：当输入变量A、B同时为1或C、D同时为1时，输出F才等于0。与或非运算是先或运算后非运算的组合。 在工程应用中，与或非运算由与或非门电路来实现，其逻辑图符如下所示：思考题：你能写出四变量与或非逻辑真值表吗？ ◆ 异或运算 布尔表达式为：_ _ F＝A⊕B＝ A B十A B 符号“⊕”表示异或运算，即两个输入变量值不同时F=1。 工程应用中，异或运算用异或门电路来实现，其逻辑图符和真值表如下所示：◆ 同或运算 布尔表达式为： ____ _ _ F＝A⊙B＝ A⊕B =AB十 A B 符号“⊙”表示同或运算，即两个输入变量值相同时F=1。 工程应用中，同或运算用同或门电路来实现，它等价于异或门输出加非门。 思考题：你能写出同或运算的真值表吗？ 小结：在基本逻辑运算中，与、或、非三种运算是最本质的，其他逻辑运算是其中两种或三种的组合。 1.2.4 正逻辑与负逻辑 ◆ 正逻辑 门电路的输入、输出电压的高电平定义为逻辑“1”，低电平定义为逻辑“0”。 ◆ 负逻辑 门电路的输入、输出电压的低电平定义为逻辑“1”，高电平定义为逻辑“0”。 同一个逻辑门电路，在正逻辑定义下如实现与门功能，在负逻辑定义下则实现或门功能。F=A+B 数字系统设计中，不是采用正逻辑就是采用负逻辑，而不能混合使用。本书中采用正逻辑概念。 编辑词条 开放分类：逻辑函数、数字逻辑贡献者：davidaaa 关于本词条的评论（共2条）： ·异或运算1⊕0=1，0⊕1=1，1⊕1=0，0⊕0=0 同或运算1⊕0=0，0⊕1=0，1⊕1=1，0⊕0=1 xsg777 03-28 10:11

L=异或C? 是L=A异或C还是L=B异或C

不能。圈在一起是因为两个或4个是相邻项，然后才能合并化简。m0和m10是非相邻项，你写出其对应式可以看出，这两项有两个变量不同是非相邻项。

成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并-串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。因而，属于通用中规模集成电路。 一 . 多路选择器 多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、 单路输出的组合逻辑电路。 1.逻辑特性 (1) 逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，对于一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。 (2) 构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即2.典型芯片 常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。 (1) 四路数据选择器T580的管脚排列图和逻辑符号 图7.14(a)、(b)是型号为T580的双4路选择器的管脚排列图和逻辑符号。该芯片中有两个4路选择器。其中，D0～D3为数据输入端；A1、A0为选择控制端；W、W为互补输出端。 图7.14 T580的管脚排列图和逻辑符号 (2) 四路数据选择器T580的功能表 四路数据选择器的功能表如表7.4所示。表7.4 四路选择器功能表选择控制输入A1 A0 数 据 输 入D0 D1 D2 D3 输 出 W 0 00 11 01 1 D0 d d d d D1 d d d d D2 d d d d D3 D0D1D2D3(3) 四路数据选择器T580的输出函数表达式 由功能表可知,当A1A0=00时,W=D0；当A1A0 =01时,W=D1；当A1A0 =10时,W=D2；当A1A0 =11时,W=D3。即在A1A0的控制下,依次选中D0～D3端的信息送至输出端。其输出表达式为 式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。 类似地，可以写出2n路选择器的输出表达式 式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。 3．应用举例 多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。 (1) 用具有n个选择控制变量的多路选择器实现n个变量函数 一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0 。 例1 用多路选择器实现如下逻辑函数的功能 F(A,B,C)=∑m(2,3,5,6) 解 由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能。 因为8路数据选择器的输出表达式为逻辑函数F的表达式为 比较上述两个表达式可知：要使W=F，只需令A2=A,A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。据此可作出用8路选择器实现给定函数的逻辑电路图，如图7.15所示。图7.15 逻辑电路图 上述方案给出了用具有n个选择控制变量的多路选择器实现n个变量函数的一般方法。 (2) 用具有n个选择控制变量的多路选择器实现n+1个变量的函数 一般方法:从函数的n+1个变量中任n个作为MUX选择控制变量,并根据所选定的选择控制变量将函数变换成如下形式： 以确定各数据输入Di。假定剩余变量为X，则Di的取值只可能是0、1或X,X四者之一。 例2 假定采用4路数据选择器实现逻辑函数 F(A,B,C)=∑m(2,3,5,6) 解 由于四路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制端A1、A0相连，则可将函数F的表达式表示成如下形式： 显然，要使4路选择器的输出W与函数F相等，只需D0=0、D1=1 、D2=C 、D3=C 。据此，可作出用4路选择器实现给定函数功能的逻辑电路图如图7.16所示。类似地，也可以选择A、C或者B、C作为选择控制变量，选择控制变量不同，将使数据输入不同。 图7.16 逻辑电路图 上述两种方法表明：用具有n个选择控制变量的MUX实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由MUX直接实现。 (3) 用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数 当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现 。在确定各数据输入时，通常借助卡诺图。 例3 用4路选择器实现如下4变量逻辑函数的功能 F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15) 解 用4路选择器实现该函数时，应从卡诺图的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。 ①选用变量A和B作为选择控制变量 假定选用变量A和B作为选择控制变量，首先作出函数的卡诺图如图7.17(a)所示。 图7.17 例3 的两种方案 A、B两个选择变量按其组合将原卡诺图划分为4个子卡诺图--2变量卡诺图(对应变量C和D)，如图中虚线所示。各子卡诺图所示的函数就是与其选择控制变量对应的数据输入函数Di。求数据输入函数时，函数化简可以在卡诺图上进行。注意：由于一个数据输入对应选择控制变量的一种取值组合，因此，化简只能在相应的子卡诺图内进行，即不能越过图中虚线。分别化简图7.17(a)中的每个子卡诺图，见图中实线圈(标注这些圈对应的"与"项时应去掉选择控制变量)，即可得到各数据输入函数Di分别为 ； ； 据此，可得到实现给定函数的逻辑电路图如图7.17(b)所示。除4路选择器外，附加了4个逻辑门。 ②选用变量B和C作为选择控制变量 如果选用变量B和C作为选择控制变量，则各数据输入函数对应的子卡诺图(对应变量A和D)如图7.17(c)所示。经卡诺图化简后，可得到各数据输入函数为 ； ； ； 相应逻辑电路图如图7.17(d)所示，只附加一个与非门。显然，实现给定函数用B、C作为选择控制变量更简单。 由上述可见，用n个选择控制变量的MUX实现m个变量(m-n≥2)的函数时，MUX的数据输入函数Di一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。 例4 用一片T580双4路选择器实现4变量多输出函数。 函数表达式为 F1(A,B,C,D)=∑m(0,1,5,7,10,13,15) F2(A,B,C,D)=∑m(8,10,12,13,15) 解 假定选取函数变量A、B作为MUX的选择控制变量A1、A0 ，可作出F1、F2的卡诺图如图7.18所示。 图7.18 Di的卡诺图合并情况 图中，Di对应的子卡诺图即为卡诺图的各列。若令T580的1W=F1，2W=F2，则化简后可得 ； ； ； ； ； ； 实现函数F1和F2的电路图如图7.19所示。 图7.19 逻辑电路图 二.多路分配器 多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。图7.20所示为4路分配器的逻辑符号。 图7.20 四路数据分配器的逻辑符号图中，D为数据输入端，A1、A0为选择控制输入端，f0～f3为数据输出端。其功能表如表7.5所示。表7.5 四路分配器功能表 A1 A0 f0 f1 f2 f3 0 00 11 01 1 D 0 0 0 0 D 0 0 0 0 D 0 0 0 0 D由功能表可知，4路分配器的输出表达式为 ； ； 式中，mi(i=0～3)是选择控制变量的4个最小项。 多路分配器常与多路选择器联用，以实现多通道数据分时传送。通常在发送端由MUX将各路数据分时送上公共传输线(总线)，接收端再由DEMUX将公共线上的数据适时分配到相应的输出端。图7.21所示是利用一根数据传输线分时传送8路数据的示意图，在公共选择控制变量 ABC的控制下，实现Di-fi的传送(i=0～7)。 图7.21 8路数据传输示意图以上对几种最常用的MSI组合逻辑电路进行了介绍，在逻辑设计时可以灵活使用这些电路实现各种逻辑功能。 例5 用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。 解 设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图 7.22所示进行连接，即可实现ABC和XYZ的等值比较。 图7.22 比较器逻辑电路图 从图7.22可知，若ABC=XYZ，则多路选择器的输出F=0，否则F=1。例如，当ABC=010时，译码器输出Y2=0 ，其余均为1。若多路选择器选择控制变量XYZ=ABC=010，则选通D2送至输出端F，由于D2=Y2=0,故F=0；若XYZ≠010，则多路选择器会选择D2之外的其他数据输入送至输出端F，由于与其余数据输入端相连的译码器输出均为1，故F为1。 演示如下： 用类似方法，采用合适的译码器和多路选择器可构成多位二进制数比较器。另外,团IDC网上有许多产品团购,便宜有口碑

不能，但如果是四个角是可以的

粗线的是第一题的卡诺图，红色的是答案，剩下的细线的是第二题的卡诺图，紫色的答案。剩下的是四变量的卡诺图。

不可以。卡诺图是用来化简逻辑函数的。由英国工程师Karnaugh首先提出的。也称卡诺图为K图。将真值表画成矩形表格。遵循的原则是逻辑相邻的最小项在卡诺图上对应的小方格要几何位置相邻。几何位置相邻：1.有公共边；2.位置对称。二变量、三变量、四变量如图五变量及以上不作要求

题呢?

不能画了，已经是最简了。

、显然，函数的表达式不同，对应的逻辑电路也不同。完成同样的逻辑功能，我们总是希望电路越简单越好。因为简单的电路成本低、功耗低、故障率低、研发周期短。逻辑门实现的数字电路的最简标准是：逻辑门数量最少，每个逻辑门的输入端最少。2、由最简逻辑电路的概念可以导出最简表达式的概念。对常用的与或式、或与式而言，逻辑门最少意味着与或式的积项个数最少，或与式的和项个数最少。输入端数量最少意味着每个积项或和项中的变量个数最少。3、代数化简法利用逻辑代数的基本定律，通过项的合并与吸收、消去冗余变量等手段来减少项的个数和变量个数。常用的基本定律有：（1）互补律：A + A" = 1、A·A" = 0（2）0-1律：A + 0 = A、A + 1 = 1、A·A" = 0、A·1 = A（3）对合律：A"" = A（4）重叠律：A + A = A、A·A = A（5）吸收律：A + AB = A、A(A + B) = A、A+A"B = A + B、A(A" + B) = AB、AB + AB" = A、(A +B)(A + B") = A、AB + A"C + BC = AB + A"C、(A + B)(A" + C)(B + C) = (A + B)(A" + C)（6）反演律：(A + B)" = A"B"、(AB)" = A" + B"前4条定律想必大家非常熟悉，需要重点记忆的就是5和6。4、卡诺图（Karnaugh map）也是一种常用的化简方法。卡诺图的示例如下：可以看出，在画卡诺图的时候，尽量将已有变量均分成两份，然后将全部可能的取值按循环码的形式分别填入第一行和第一列（除了最左上角的一格）中。第一行和第一列的变量可以调换。剩下的方格对应的值是对应的变量及其反变量的逻辑积为真时的十进制值。这里只是示意，绘制卡诺图的时候无需写出这些对应的十进制值，而需写出自变量分别取相应的逻辑值时返回的结果（0或1）。卡诺图的功能是：变逻辑相邻项为几何相邻项。卡诺图中的相邻是逻辑相邻，其含义不仅仅是方格的相邻，更包括第一行和最后一行的相邻和对称位置的相邻（无论是横向还是纵向）。如上图的四变量卡诺图中的方格1和9、4和6，五变量卡诺图中的方格9和13、26和30等。卡诺图中的任意2^n个相邻的最小项或最大项都可以合并为一项，消去n个取值不同的变量。例如1-15(a) 中的B"C"D是由5行3列和2行3列两格合并而来的，这两个对应积项ABCD的4个变量A、B、C、D分别取0、0、0、1和1、0、0、1，对应表达式A"B"C"D + AB"C"D，由于A和A"被逻辑加连在一起，所以可以通过逻辑乘对逻辑加的分配律合并，又A" + A = 1，于是该项化简为B"C"D。图中被画圈的1是用于进行最小项合并的，如果需要进行最大项合并，则需要根据0来合并，如1-15(b) 和1-16(b) 。0或1可以被圈多次，也就是被用于多个项的化简。但是需要注意，每个圈中至少有一个1或0不能被其它圈圈过，否则会出现冗余项。加上这个限定条件的一个原因是：如果每个1或0都允许不限次数地圈，也就是不限次数地用于化简，那么这个化简过程就可以无限进行下去，没有终止。最简表达式的定义在卡诺图上体现为：圈的个数最少（项最少）、每个圈尽可能大（消去的变量尽可能多）。5、目前为止讨论的都是完全描述函数，即任意自变量都可以独立取0和1，无论每个自变量取何值，总是会返回一个函数值。但是实际应用中存在大量的非完全描述函数，这种函数的自变量的某些取值是不会出现的，或者在某些自变量取值下的函数值无论是0还是1，都不会对电路的功能产生影响。也就是说此时的函数值是任意的，称为任意项，用Φ或X或d表示。利用卡诺图化简非完全描述函数时，任意项可以一并参与化简。如果是化简最小项，那么任意项可以全部当作1来化简；如果是化简最大项，任意项可以全部当作0来化简。但是要注意，一旦采用此种方法化简，那么这些任意项的取值已经确定了。和1一起参与化简的任意项的值是1，和0一起参与化简的任意项的值是0。虽然在定义中，有些自变量的取值不在定义范围内。例如要求某逻辑门一次只接受4位的8421BCD码，0Ah到0Eh在定义中没有出现，它们的值是没有对应的实际意义的。但是做出相应的电路之后，如果输入这些不在自变量的指定范围内的取值，这个电路仍然可以返回0或1。这样的输出会导致最终错误的结果。所以在设计电路的过程中，需要设计专门的电路来过滤这些无效输入。只含有最小项或最大项的函数的一种写法是F = Σm() 或 F = ΠM() 。包含任意项的表达式可以写成F = Σm() + ΣΦ() ，或。相应的，最大项表达式也有类似的表达方式，不过任意项的积应该为1。

用 74LS151 实现四人表决电路有三个或三个以上置 1，结果为 1。其余结果为 0。电路如下：

卡诺图画法如下。1、将逻辑函数变换为最小项之和的形式。2、初步画出表示该逻辑函数的卡诺图。3、圈出可以合并的最小项。4、写出与-或表达式。卡诺图主要用于化简逻辑表达式以及逻辑表达式的转换。拓展资料卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。卡诺图的构造特点使卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。参考资料卡诺图_百度百科

四个最小项相邻化简成2位变量的排列，每个变量都有本身和取非2种情况第1位有8种取法，第2位不能取第1位上的变量及它的取非，所以共有8*6/2=24种除以2是因为所有2位变量位置颠倒，值不变。或者这样，结果也是24：AB,AC,AD,AB",AC",AD"BC,BC",BD,BD"CD,CD"A"B,A"C,A"D,A"B",A"C",A"D"B"C,B"C",B"D,B"D"C"D,C"D"

在四变量卡诺图中，逻辑上不相邻的一组最小项为： A.m1与m3B.m4与m6C.m5与m13D.m2与m8正确答案：D

在四变量的卡诺图中，任意一个最小项mi都有（）个相邻项 A.1B.2C.3D.4正确答案：D

在四变量卡诺图中，逻辑上不相邻的一组最小项为（） A.m1与m3 B.m4与m6 C.m5与m13 D.m2与m8 正确答案：D

不行 很明显在2*2的卡诺图上你圈了也化简不了（不相邻） 在更高阶的卡诺图上只有四个角同时圈才可以

hust-snde/hust/html/kjys/shuzi/szljjy2-4-2 卡 诺 图 化 简 法 ue004 卡诺图化简法又称为图形化简法.该方法简单、直观、容易掌握,因而在逻辑设计中得到广泛应用. ue004 一 卡诺图的构成 ue004 卡诺图是一种平面方格图,每个小方格代表一个最小项,故又称为最小项方格图. 1．结构特点 卡诺图中最小项的排列方案不是唯一的,图2．5(a)、(b)、(c)、(d)分别为2变量、3变量、4变量、5变量卡诺图的一种排列方案.图中,变量的坐标值0表示相应变量的反变量,1表示相应变量的原变量.各小方格依变量顺序取坐标值,所得二进制数对应的十进制数即相应最小项的下标i. 在五变量卡诺图中,为了方便省略了符号“m”,直接标出m的下标i . 图2. 5 2～5变量卡诺图 ue004 从图2.5所示的各卡诺图可以看出,卡诺图上变量的排列规律使最小项的相邻关系能在图形上清晰地反映出来.具体地说,在n个变量的卡诺图中,能从图形上直观、方便地找到每个最小项的n个相邻最小项.以四变量卡诺图为例,图中每个最小项应有4个相邻最小项,如m5的4个相邻最小项分别是m1,m4,m7,m13,这4个最小项对应的小方格与m5对应的小方格分别相连,也就是说在几何位置上是相邻的,这种相邻称为几何相邻.而m2则不完全相同,它的4个相邻最小项除了与之几何相邻的m3和m6之外,另外两个是处在“相对”位置的m0(同一列的两端)和m10(同一行的两端).这种相邻似乎不太直观,但只要把这个图的上、下边缘连接,卷成圆筒状,便可看出m0和m2在几何位置上是相邻的.同样,把图的左、右边缘连接,便可使m2和m10相邻.通常把这种相邻称为相对相邻.除此之外,还有“相重”位置的最小项相邻,如五变量卡诺图中的m3,除了几何相邻的m1,m2,m7和相对相邻的m11外,还与m19相邻.对于这种情形,可以把卡诺图左边的矩形重叠到右边矩形之上来看,凡上下重叠的最小项相邻,这种相邻称为重叠相邻.ue004 归纳起来,卡诺图在构造上具有以下两个特点： ue004 n个变量的卡诺图由2n个小方格组成,每个小方格代表一个最小项； ue004 卡诺图上处在相邻、相对、相重位置的小方格所代表的最小项为相邻最小项. ue004 二 卡诺图的性质 卡诺图的构造特点使卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项合并.合并的理论依据是并项定理AB+AB=A.例如, 根据定理AB+AB=A和相邻最小项的定义,两个相邻最小项可以合并为一个与项并消去一个变量.例如,4变量最小项ABCD和ABCD相邻,可以合并为ABD；ABCD和ABCD相邻,可以合并为ABD；而与项ABD和ABD又为相邻与项,故按同样道理可进一步将两个相邻与项合并为BD. ue004 用卡诺图化简逻辑函数的基本原理就是把上述逻辑依据和图形特征结合起来,通过把卡诺图上表征相邻最小项的相邻小方格“圈”在一起进行合并,达到用一个简单“与”项代替若干最小项的目的. 通常把用来包围那些能由一个简单“与”项代替的若干最小项的“圈”称为卡诺圈. ue004 三 逻辑函数在卡诺图上的表示ue004 1．给定逻辑函数为标准“与-或”表达式 当逻辑函数为标准“与-或”表达式时,只需在卡诺图上找出和表达式中最小项对应的小方格填上1,其余小方格填上0,即可得到该函数的卡诺图.ue004 例如,3变量函数F(A,B,C)=∑m(1,2,3,7)的卡诺图如图2．6所示. 图2．6 函数F(A,B,C)=∑m(1,2,3,7)的卡诺图 2．逻辑函数为一般“与-或”表达式 当逻辑函数为一般“与-或”表达式时,可根据“与”的公共性和“或”的叠加性作出相应卡诺图.ue004 例如,4变量函数F(A,B,C,D)=AB+CD+A·BC的卡诺图如图2．7所示. 图2．7 函数F(A,B,C,D)=AB+CD+A·BC的卡诺图 填写该函数卡诺图时,只需在4变量卡诺图上依次找出和“与项”AB、CD、A·BC对应的小方格填上1,便可得到该函数的卡诺图. 当逻辑函数表达式为其他形式时,可将其变换成上述形式后再作卡诺图. 为了叙述的方便,通常将卡诺图上填1的小方格称为1方格,填0的小方格称为0方格.0方格有时用空格表示. ue004 四 卡诺图上最小项的合并规律 ue004 卡诺图的一个重要特征是,它从图形上直观、清晰地反映了最小项的相邻关系.当一个函数用卡诺图表示后,究竟哪些最小项可以合并呢?下面以2、3、4变量卡诺图为例予以说明. 1．两个小方格相邻, 或处于某行(列)两端时,所代表的最小项可以合并,合并后可消去一个变量. 例如,图2.8给出了2、3、4变量卡诺图上两个相邻最小项合并的典型情况的.ue004 图2．8 两个相邻最小项合并的情况 ue004 2．四个小方格组成一个大方格、或组成一行（列）、或处于相邻两行（列）的两端、或处于四角时,所的表的最小项可以合并,合并后可消去两个变量. 例如,图2.9给出了3、4变量卡诺图上四个相邻最小项合并的典型情况的.ue004 图2．9 四个相邻最小项合并的情况 ue004 3．八个小方格组成一个大方格、或组成相邻的两行（列）、或处于两个边行（列）时,所代表的最小项可以合并,合并后可消去三个变量. 例如,图2．10给出了3、4变量卡诺图上八个相邻最小项合并的典型情况的. 图2．10 八个相邻最小项合并的情况 ue004 至此,以3、4变量卡诺图为例,讨论了2,4,8个最小项的合并方法.依此类推,不难得出n个变量卡诺图中最小项的合并规律. 归纳起来,n个变量卡诺图中最小项的合并规律如下： （1）卡诺圈中小方格的个数必须为2m个,m为小于或等于n的整数.ue004 （2）卡诺圈中的2m个小方格有一定的排列规律,具体地说,它们含有m个不同变量,(n-m)个相同变量.ue004 （3）卡诺圈中的2m个小方格对应的最小项可用(n-m)个变量的“与”项表示,该“与”项由这些最小项中的相同变量构成.ue004 （4）当m=n时,卡诺圈包围了整个卡诺图,可用1表示,即n个变量的全部最小项之和为1. ue004 五、卡诺图化简逻辑函数ue004 1．几个定义 ue004 蕴涵项：在函数的“与-或”表达式中,每个“与”项被称为该函数的蕴涵项(Implicant). 显然,在函数卡诺图中,任何一个1方格所对应的最小项或者卡诺圈中的2m个1方格所对应的“与”项都是函数的蕴涵项. ue004 质蕴涵项：若函数的一个蕴涵项不是该函数中其他蕴涵项的子集,则此蕴涵项称为质蕴涵项(Prime Implicant),简称为质项. 显然,在函数卡诺图中,按照最小项合并规律,如果某个卡诺圈不可能被其他更大的卡诺圈包含,那么,该卡诺圈所对应的“与”项为质蕴涵项. 必要质蕴涵项：若函数的一个质蕴涵项包含有不被函数的其他任何质蕴涵项所包含的最小项,则此质蕴涵项被称为必要质蕴涵项(Essential Prime Implicant),简称为必要质项. 在函数卡诺图中,若某个卡诺圈包含了不可能被任何其他卡诺圈包含的1方格,那么,该卡诺圈所对应的“与”项为必要质蕴涵项.ue004 ue004 2．求函数最简“与-或”表达式 （1）一般步骤：ue004 第一步：作出函数的卡诺图. ue004 第二步：在卡诺图上圈出函数的全部质蕴涵项.按照卡诺图上最小项的合并规律,对函数F卡诺图中的1方格画卡诺圈.为了圈出全部质蕴涵项,画卡诺圈时在满足合并规律的前题下应尽可能大,若卡诺圈不可能被更大的卡诺圈包围,则对应的“与”项为质蕴涵项. 第三步：从全部质蕴涵项中找出所有必要质蕴涵项.在卡诺图上只被一个卡诺圈包围的最小项被称为必要最小项,包含必要最小项的质蕴涵项即必要质蕴涵项.为了保证所得结果无一遗漏地覆盖函数的所有最小项,函数表达式中必须包含所有必要质蕴涵项. ue004 第四步：求出函数的最简质蕴涵项集.若函数的所有必要质蕴涵项尚不能覆盖卡诺图上的所有1方格,则从剩余质蕴涵项中找出最简的所需质蕴涵项,使它和必要质蕴涵项一起构成函数的最小覆盖.ue004 （3）举例 例1 用卡诺图化简逻辑函数F(A,B,C,D)=∑m(0,3,5,6,7,10,11,13,15) . 解 根据卡诺图化简的步骤,该题化简过程如下： 图2.11 该题中,5个必要质蕴涵项已将函数的全部最小项覆盖,故将各卡诺圈对应的与项相或即可得到函数F的最简“与-或”表达式为 F(A,B,C,D)=A·B·C·D+ABC+ABC+BD+CD 例2ue010用卡诺图化简逻辑函数F(A,B,C,D)=∑m(2,3,6,7,8,10,12) . 解 根据卡诺图化简的步骤,该题化简过程如下： 图2．12 由图可知,该函数包含两个必要质蕴涵项,即AC和AC·D.在选取必要质蕴涵项之后,尚有最小项m10未被覆盖.为了覆盖最小项m10,可选质蕴涵项BCD或者AB·D,由于这两个质蕴涵项均由3个变量组成,故可任选其中之一作为所需质蕴涵项,即F的最简质蕴涵项集可为 {AC,AC·D,BCD} 或者 {AC,AC·D,AB·D} 因而,可求得函数F的最简“与-或”表达式为 F(A,B,C,D)=AC+AC·D+BCD 或者 F(A,B,C,D)=AC+AC·D+AB·D 这里,函数F的最简“与-或”式有两个,其复杂程度相同.由此可见,一个函数的最简“与-或”表达式不一定是唯一的!ue004 归纳起来,卡诺图化简的原则是： 在覆盖函数中的所有最小项的前提下,卡诺圈的个数达到最少. 在满足合并规律的前题下卡诺圈应尽可能大. 根据合并的需要,每个最小项可以被多个卡诺圈包围.ue004 3.求函数的最简“或-与”表达式 当需要求一个函数的最简“或-与”表达式时,可采用“两次取反法”. 具体如下： 先求出函数F的反函数F的最简“与-或”表达（合并卡诺图上的0方格）； 然后对F的最简“与-或”表达式取反,从而得到函数F的最简“或-与”表达式. ue004 例如, 用卡诺图求逻辑函数F(A,B,C,D)=∑m(3,4,6,7,11,12,13,14,15)的最简“或-与”表达式. ue004 解 首先画出函数F的卡诺图如图2．13所示. 图2．13 图中,F的0方格即反函数F的1方格,它们代表F的各个最小项,将全部0方格合并就可得到反函数F的最简“与-或”表达式 F(A,B,C,D)=AB+CD+BD 再对上述函数式两边取反,即可求得函数的最简“或-与”表达式 ue003 卡诺图化简逻辑函数具有方便、直观、容易掌握等优点.但依然带有试凑性.尤其当变量个数大于6时,画图以及对图形的识别都变得相当复杂. 为了克服它的不足,引入了另一种化简方法--列表化简法.ue004,1,

应该是这个：A非C+A非C非D非+B非C非D非。

F=AD+B"D+C"D+A"B"C"+ABC"+A"BCD"

可以的

F=AD+C"D+B"D+A"B"C"+ABC"+A"BCD"

当然要尽量大,四变量卡诺图： 16格都填1就得1,八个1圈一起就是一个字母变量,四个圈一起2个字母,2个圈一起3个字母,1个4个字母 三变量卡诺图： 8格都填1就得1,4个1圈一起就是一个字母,2个圈一起2个字母,3个圈一起3个字母

楼上回答的是正确的。

卡诺图到最简逻辑函数F2(A,B,C,D）=∑m（0,1,2,4,5,9）+∑d（7,8,10,11,12,13）解析：F2(A,B,C,D）=∑m（0,1,2,4,5,9）+∑d（7,8,10,11,12,13） =∑n（0,1,2,4,5,7,8,9,10,11,12,13）在四个变量的卡诺图中分别为标识以上各最小项对卡诺图中填“1”小方格画相邻区域圈。画圈应遵循以下原则：取大不取小，圈越大，消去的变量越多，与项越简单，能画入大圈就不画入小圈；圈数越少，化简后的与项就越少；一个最小项可以重复使用，即只要需要，一个方格可以同时被多圈所圈；一个圈中的小方格至少有一个小方格不为其它圈所圈；画圈必须覆盖完每一个填“1”方格为止。F2(A,B,C,D）=∑(0,2)+ ∑(5,7,9,11)+ ∑(8,9,10,11)+ ∑n(0,1,4,5,8,9,12,13)=A)B)D)+BD+AB+C)A)表示“A反”

卡诺图是用来化简逻辑函数的。由英国工程师Karnaugh首先提出的。也称卡诺图为K图。将真值表画成矩形表格。遵循的原则是逻辑相邻的最小项在卡诺图上对应的小方格要几何位置相邻。几何位置相邻：1.有公共边；2.位置对称。二变量、三变量、四变量如图五变量及以上不作要求

思路很简单，设输入8421码abcd， 输出余三码ABCD， 将A,B,C,D分别看做是abcd的函数，根据卡诺图将A，B，C，D的表达式分别求出来（记住要利用无关项进行化简）。然后再将其化为变量与非和与的形式。思路二，设输入8421码abcd， 输出余三码ABCD，将abcd+0011=ABCD， 如何实现进位呢， 查阅全加器电路图， 由于所加的数是确定的，所以进位也可以用abcd表示， 这样就可以得到输出ABCD。由于这种电路在实际应用中没什么作用，我也不想一步一步做出来，思路就是这样。

　　多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并-串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。因而，属于通用中规模集成电路。　　一 . 多路选择器　　多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、 单路输出的组合逻辑电路。　　1.逻辑特性　　(1) 逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，对于一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。　　　　(2) 构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即　　2.典型芯片　　常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。　　(1) 四路数据选择器T580的管脚排列图和逻辑符号　　图7.14(a)、(b)是型号为T580的双4路选择器的管脚排列图和逻辑符号。该芯片中有两个4路选择器。其中，D0～D3为数据输入端；A1、A0为选择控制端；W、W为互补输出端。　　图7.14 T580的管脚排列图和逻辑符号　　(2) 四路数据选择器T580的功能表　　四路数据选择器的功能表如表7.4所示。　　表7.4 四路选择器功能表　　选择控制输入　　A1 A0　　数 据 输 入　　D0 D1 D2 D3　　输 出　　W　　0 0　　0 1　　1 0　　1 1　　D0 d d d　　d D1 d d　　d d D2 d　　d d d D3　　D0　　D1　　D2　　D3　　(3) 四路数据选择器T580的输出函数表达式　　由功能表可知,当A1A0=00时,W=D0；当A1A0 =01时,W=D1；当A1A0 =10时,W=D2；当A1A0 =11时,W=D3。即在A1A0的控制下,依次选中D0～D3端的信息送至输出端。其输出表达式为　　式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。　　类似地，可以写出2n路选择器的输出表达式　　式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。　　　　3．应用举例　　多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。　　(1) 用具有n个选择控制变量的多路选择器实现n个变量函数　　一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0 。　　例1 用多路选择器实现如下逻辑函数的功能　　 F(A,B,C)=∑m(2,3,5,6)　　　　解 由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能。　　 因为8路数据选择器的输出表达式为　　逻辑函数F的表达式为　　比较上述两个表达式可知：要使W=F，只需令A2=A,A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。据此可作出用8路选择器实现给定函数的逻辑电路图，如图7.15所示。　　图7.15 逻辑电路图　　上述方案给出了用具有n个选择控制变量的多路选择器实现n个变量函数的一般方法。　　(2) 用具有n个选择控制变量的多路选择器实现n+1个变量的函数 一般方法:从函数的n+1个变量中任n个作为MUX选择控制变量,并根据所选定的选择控制变量将函数变换成如下形式：　　以确定各数据输入Di。假定剩余变量为X，则Di的取值只可能是0、1或X,X四者之一。　　例2 假定采用4路数据选择器实现逻辑函数　　F(A,B,C)=∑m(2,3,5,6)　　　　解 由于四路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制端A1、A0相连，则可将函数F的表达式表示成如下形式：　　　　显然，要使4路选择器的输出W与函数F相等，只需D0=0、D1=1 、D2=C 、D3=C 。据此，可作出用4路选择器实现给定函数功能的逻辑电路图如图7.16所示。类似地，也可以选择A、C或者B、C作为选择控制变量，选择控制变量不同，将使数据输入不同。　　图7.16 逻辑电路图　　上述两种方法表明：用具有n个选择控制变量的MUX实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由MUX直接实现。　　　　(3) 用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数　　当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现 。在确定各数据输入时，通常借助卡诺图。　　　　例3 用4路选择器实现如下4变量逻辑函数的功能　　 F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15)　　　　解 用4路选择器实现该函数时，应从卡诺图的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。　　①选用变量A和B作为选择控制变量　　假定选用变量A和B作为选择控制变量，首先作出函数的卡诺图如图7.17(a)所示。　　图7.17 例3 的两种方案　　A、B两个选择变量按其组合将原卡诺图划分为4个子卡诺图--2变量卡诺图(对应变量C和D)，如图中虚线所示。各子卡诺图所示的函数就是与其选择控制变量对应的数据输入函数Di。求数据输入函数时，函数化简可以在卡诺图上进行。注意：由于一个数据输入对应选择控制变量的一种取值组合，因此，化简只能在相应的子卡诺图内进行，即不能越过图中虚线。分别化简图7.17(a)中的每个子卡诺图，见图中实线圈(标注这些圈对应的"与"项时应去掉选择控制变量)，即可得到各数据输入函数Di分别为　　　　；　　；　　据此，可得到实现给定函数的逻辑电路图如图7.17(b)所示。除4路选择器外，附加了4个逻辑门。　　　　②选用变量B和C作为选择控制变量　　如果选用变量B和C作为选择控制变量，则各数据输入函数对应的子卡诺图(对应变量A和D)如图7.17(c)所示。经卡诺图化简后，可得到各数据输入函数为　　； ； ；　　相应逻辑电路图如图7.17(d)所示，只附加一个与非门。显然，实现给定函数用B、C作为选择控制变量更简单。　　由上述可见，用n个选择控制变量的MUX实现m个变量(m-n≥2)的函数时，MUX的数据输入函数Di一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。　　　　例4 用一片T580双4路选择器实现4变量多输出函数。 函数表达式为　　F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)　　F2(A,B,C,D)=∑m(8,10,12,13,15)　　解 假定选取函数变量A、B作为MUX的选择控制变量A1、A0 ，可作出F1、F2的卡诺图如图7.18所示。　　图7.18 Di的卡诺图合并情况　　图中，Di对应的子卡诺图即为卡诺图的各列。若令T580的1W=F1，2W=F2，则化简后可得　　； ； ；　　； ； ；　　实现函数F1和F2的电路图如图7.19所示。　　图7.19 逻辑电路图　　　　二.多路分配器　　多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。图7.20所示为4路分配器的逻辑符号。　　图7.20 四路数据分配器的逻辑符号　　图中，D为数据输入端，A1、A0为选择控制输入端，f0～f3为数据输出端。其功能表如表7.5所示。　　表7.5 四路分配器功能表　　A1 A0　　f0 f1 f2 f3　　0 0　　0 1　　1 0　　1 1　　D 0 0 0　　0 D 0 0　　0 0 D 0　　0 0 0 D　　由功能表可知，4路分配器的输出表达式为　　　　；　　；　　式中，mi(i=0～3)是选择控制变量的4个最小项。　　多路分配器常与多路选择器联用，以实现多通道数据分时传送。通常在发送端由MUX将各路数据分时送上公共传输线(总线)，接收端再由DEMUX将公共线上的数据适时分配到相应的输出端。图7.21所示是利用一根数据传输线分时传送8路数据的示意图，在公共选择控制变量 ABC的控制下，实现Di-fi的传送(i=0～7)。　　图7.21 8路数据传输示意图　　以上对几种最常用的MSI组合逻辑电路进行了介绍，在逻辑设计时可以灵活使用这些电路实现各种逻辑功能。　　　　例5 用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。　　　　解 设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图 7.22所示进行连接，即可实现ABC和XYZ的等值比较。　　图7.22 比较器逻辑电路图　　从图7.22可知，若ABC=XYZ，则多路选择器的输出F=0，否则F=1。例如，当ABC=010时，译码器输出Y2=0 ，其余均为1。若多路选择器选择控制变量XYZ=ABC=010，则选通D2送至输出端F，由于D2=Y2=0,故F=0；若XYZ≠010，则多路选择器会选择D2之外的其他数据输入送至输出端F，由于与其余数据输入端相连的译码器输出均为1，故F为1。　　演示如下：　　用类似方法，采用合适的译码器和多路选择器可构成多位二进制数比较器。

可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。卡诺图四个角上的最小项可以合并。卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。方格图中相邻两个方格的两组变量取值相比，只有一个变量的取值发生变化，按照这一原则得出的方格图（全部方格构成正方形或长方形）就称为卡诺方格图，简称卡诺图。

1．卡诺图的一个重要特征是，它从图形上直观、清晰地反映了最小项的相邻关系。2．四个小方格组成一个大方格、或组成一行（列）、或处于相邻两行（列）的两端、或处于四角时，所的表的最小项可以合并，合并后可消去两个变量。3．八个小方格组成一个大方格、或组成相邻的两行（列）、或处于两个边行（列）时，所代表的最小项可以合并，合并后可消去三个变量。至此，以3、4变量卡诺图为例，讨论了2，4，8个最小项的合并方法。依此类推，不难得出n个变量卡诺图中最小项的合并规律。归纳起来，n个变量卡诺图中最小项的合并规律如下：（1）卡诺圈中小方格的个数必须为2^m个，m为小于或等于n的整数。（2）卡诺圈中的2^m个小方格有一定的排列规律，具体地说，它们含有m个不同变量，(n-m)个相同变量。（3）卡诺圈中的2^m个小方格对应的最小项可用(n-m)个变量的“与”项表示，该“与”项由这些最小项中的相同变量构成。（4）当m=n时，卡诺圈包围了整个卡诺图，可用1表示，即n个变量的全部最小项之和为1。作图：第一步：作出函数的卡诺图。第二步：在卡诺图上圈出函数的全部质蕴涵项。按照卡诺图上最小项的合并规律，对函数F卡诺图中的1方格画卡诺圈。为了圈出全部质蕴涵项，画卡诺圈时在满足合并规律的前题下应尽可能大，若卡诺圈不可能被更大的卡诺圈包围，则对应的“与”项为质蕴涵项。第三步：从全部质蕴涵项中找出所有必要质蕴涵项。在卡诺图上只被一个卡诺圈包围的最小项被称为必要最小项，包含必要最小项的质蕴涵项即必要质蕴涵项。为了保证所得结果无一遗漏地覆盖函数的所有最小项，函数表达式中必须包含所有必要质蕴涵项。第四步：求出函数的最简质蕴涵项集。若函数的所有必要质蕴涵项尚不能覆盖卡诺图上的所有1方格，则从剩余质蕴涵项中找出最简的所需质蕴涵项，使它和必要质蕴涵项一起构成函数的最小覆盖。归纳起来，卡诺图化简的原则是：☆ 在覆盖函数中的所有最小项的前提下，卡诺圈的个数达到最少。☆ 在满足合并规律的前提下卡诺圈应尽可能大。☆ 根据合并的需要，每个最小项可以被多个卡诺圈包围。以下是我自己的画圈体会：